Detalhes do Documento

Hardware Co-Processor for the OReK Real-Time Executive

Autor(es): Carlos Miguel Ferreira cv logo 1 ; Arnaldo S. R. Oliveira cv logo 2

Data: 2013

Origem: Electrónica e Telecomunicações

Assunto(s): RTOS hardware accelerator; FPGA-based coprocessor;deterministic performance; RTOS hardware accelerator; FPGA-based coprocessor;deterministic performance


Descrição
This paper discusses the benefits of using a hardwarecoprocessor to improve the determinism and performanceof a Real-Time Kernel. The proposed coprocessor wasmodeled with the VHDL hardware description language andimplemented in a FPGA (Field-Programmable Gate Array).It is able to manage (schedule, preempt and dispatch) several tasks, either periodic or aperiodic. The preemption of the task running on the Central Processing Unit (CPU) is performed through an interrupt line that connects the coprocessor to the CPU. External interrupt sources are connected to the coprocessor to allow a controlled activation and dispatching of the respective service tasks.The validation and benchmarking of the real-time kernelwith the co-processing unit, shows a significant increase on the determinism and performance of the system, when compared with the same system but without the help of the co-processing unit, i.e. running fully in software. Este artigo discute os benefícios em utilizar um co-processador, para melhorar o determinismo e desempenho de um executivo de tempo-real. O co-processador proposto foi modelado numa linguagem de descrição de hardware(VHDL) e implementado num circuito reconfigurável (FPGA - Field Programmable Gate Array). Tem a capacidade de gerir (escalonamento, preempção e execução) várias tarefas tanto periódicas como aperiódicas. A preempção de uma tarefa que executa na Unidade de Processamento Central (CPU) é feita através de uma linha de pedidos de interrupção, que liga o co-processador ao CPU. Fontes externas de interrupção são ligadas ao co-processador para permitir uma activação controlada e despacho das respectivas tarefas de serviço.A validação e avaliação do executivo de tempo-real com a unidade de co-processamento, mostra um aumento significativo do determinismo e desempenho do sistema, quando comparado com o mesmo sistema mas sem a ajuda da unidade de co-processamento, ou seja, executando por completo em software.Palavras chave: acelerador de hardware; sistemas de tempo-real; co-processador; FPGA; desempenho determinístico
Tipo de Documento Artigo
Idioma Inglês
Editor(es) ;
delicious logo  facebook logo  linkedin logo  twitter logo 
degois logo
mendeley logo

Documentos Relacionados



    Financiadores do RCAAP

Fundação para a Ciência e a Tecnologia Universidade do Minho   Governo Português Ministério da Educação e Ciência Programa Operacional da Sociedade do Conhecimento União Europeia