Tese de Mestrado Integrado. Engenharia Civil - Especialização em Construções. Faculdade de Engenharia. Universidade do Porto. 2013
This paper discusses the benefits of using a hardwarecoprocessor to improve the determinism and performanceof a Real-Time Kernel. The proposed coprocessor wasmodeled with the VHDL hardware description language andimplemented in a FPGA (Field-Programmable Gate Array).It is able to manage (schedule, preempt and dispatch) several tasks, either periodic or aperiodic. The preemption of the task running on the Centra...
Estágio realizado na Bosch Termotecnologia, S. A. e orientado pelo Eng.º Tiago Melo Sacchetti ; Tese de mestrado integrado. Engenharia Mecânica. Faculdade de Engenharia. Universidade do Porto. 2009
Esta tese visa o estudo de métodos para o dimensionamento e gestão de recursos em redes de telecomunicações de suporte a múltiplos serviços tais como as redes MPLS e ATM. Por dimensionamento de uma rede entende-se a determinação da rede física capaz de suportar o tráfego previsto. O objectivo escolhido para a tarefa de dimensionamento consiste em minimizar o custo da rede física cumprindo com os requisitos dos ...
Financiadores do RCAAP | |||||||
![]() |
![]() |
![]() |
![]() |
![]() |
![]() |