Author(s):
Rito, Pedro Filipe Vieira 
Date: 2011
Persistent ID: http://hdl.handle.net/10773/8614
Origin: RIA - Repositório Institucional da Universidade de Aveiro
Subject(s): Engenharia electrónica; Pagamento electrónico; Telemática; Tráfego rodoviário
Description
Nos ultimos anos, um dos focos de investigação tem sido a conceção e
inclusão de sistemas inteligentes no tráfego rodoviário. Chamados Intelli-
gent Transportation Systems (ITS), têm como nalidade minimizar o tempo
perdido em congestionamentos, consumo de energia e danos ambientais,
humanos e materiais, tentando assim contribuir para a sustentabilidade do
setor. Um dos exemplos mais conhecidos e a cobrança eletrónica de taxas,
Electronic Fee Collection (EFC). O EFC usa comunicações sem os de curto
alcance, normalmente definidas por Dedicated Short-Range Communicati-
ons (DSRC).
Atualmente, existem algumas questões que precisam de ser ultrapassadas
para ser possível o desenvolvimento efetivo destes sistemas. Por estarmos
perante sistemas que estão em constante evolução são necessárias novas
tecnologias de implementação dos terminais que tornem possível a sua atualização frequente. A melhor solução para satisfazer este tipo de requisitos
e recorrer a utilização do conceito de Software De ned Radio (SDR), isto
e, tratar os sinais de rádio tanto quanto possível no domínio digital e, eventualmente,
com recurso a software.
Esta dissertação tem como objetivo o desenvolvimento de parte de um
recetor BPSK para DSRC recorrendo aos conceitos de SDR. O recetor de
rádio inclui a conversão de analógico para digital dos sinais recebidos e
de seguida a desmodulação em FPGA. Para isso, é feita inicialmente uma
apresentação dos standards que envolvem as comunicações DSRC a nível
europeu, tal como as vantagens da aplicação de SDR neste projeto.
Com vista a conceptualização do projeto, são estudadas e simuladas algumas
das arquiteturas mais importantes na receção de sinais BPSK. Partindo da
análise das vantagens e desvantagens de cada uma destas, é escolhida a
melhor para utilizar na implementação. Essa arquitetura utiliza o Costas
loop.
Seguidamente, é efetuada a apresentação de forma detalhada dos dois principais
módulos implementados para o recetor: a construção da placa de
amplificação, filtragem e conversão analógico-digital dos sinais recebidos, e
a realização do desmodulador BPSK em FPGA.
Numa última fase, recorrendo a alguns testes de validação e avaliação do
sistema, são apresentados vários resultados que ilustram o funcionamento do
sistema. Conclui-se que o recetor é capaz de desmodular os sinais recebidos.
A dissertação termina com algumas sugestões com vista à evolução do
equipamento no futuro. Recently, a focus by the research teams has been the conception and inclusion
of intelligent systems in road tra c. Called Intelligent Transportation
Systems (ITS), they are intended to minimize the time lost in congestion,
energy consumption and environmental, human and material damage, thus
trying to contribute to the sustainability of the setor. One of the known
examples is the Electronic Fee Collection (EFC). EFC uses Dedicated Short-
Range Communications (DSRC).
Currently, there are some issues that need to be achieved to the e ective
development of these systems. Because we are dealing with systems that
have constant evolution, new technologies are needed for design of these
terminals that make possible to be frequently updated. The best solution
to meet such requirements is to use Software De ned Radio (SDR), that
is, handle the radio signals as much as possible by digital domain and,
eventually, using software.
This dissertation aims to develop part of a BPSK receiver for DSRC using
SDR. The radio receiver includes conversion of received signals from analog
to digital and then the demodulation in FPGA. Therefore, it is initially made
a presentation of communications involving DSRC standards at European
level, such as the advantages of using SDR in this project.
For the conceptualization of the project to be implemented, they are studied
and simulated some of the most important architectures in the reception of
BPSK signals. Analyzing the advantages and disadvantages of each one,
the demodulation method chosed for the implementation was the Costas
loop.
Next, it is made a detailed presentation of the two main modules of receiver
implementation: the construction of the ampli cation, ltering and analog
to digital conversion board, and the realization of BPSK demodulator in
FPGA.
In a last phase, using validation and evaluation tests, several results are
presented that illustrate the operation of the system. It was concluded that
the receiver can demodulate the received signals. The dissertation ends
with some suggestions for a maybe future evolution of the equipment. Mestrado em Engenharia Electrónica e Telecomunicações
